通信システムにおいてｄｃオフセットを補償するための方法及び装置

专利摘要:
通信システム受信機は、受信され処理された信号から、時間平均されたＤＣオフセットコンポーネントを差し引く、時間平均されたＤＣコンポーネント減算器を組込んでいる。時間平均されたＤＣオフセットは、移動平均あるいはランニング平均から選択的に計算される。時間平均されたＤＣオフセットの選択は、受信機が周波数ホップモードで動作するかどうかに依存して行なわれることができる。
公开号:JP2011507408A
申请号:JP2010538171
申请日:2008-12-11
公开日:2011-03-03
发明作者:オシェア、ヘレナ・デイドレ
申请人:クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ；
IPC主号:H04L27-38

专利说明:

[0001] 本願は、２００３年１１月２５日に出願された、同時係属中の米国特許出願番号第１０／７２２，２２９号の一部継続出願であり、そしてその米国特許出願番号第１０／７２２，２２９号は、２００３年６月１９日に出願された米国特許出願番号第１０／６００，４９９号の一部継続出願であり、そしてその米国特許出願番号第１０／６００，４９９号は、２００２年６月２０日に出願された米国仮出願番号第６０／３９０，５８５号の優先権を主張しており、それらの全部の開示物が、参照することによりここに全体が組み込まれる。]
図面の簡単な説明

[0002] 図１は、減算器を組込んでいる無線データ通信システムのハイレベルブロック図を示す。
図２Ａは、「理想の(ideal)」あるいは理論上のシステムにおける、シンボルデコーダへの同相（Ｉ）および直角位相（Ｑ）の入力の信号マップ(signal map)を図示する。
図２Ｂは、直流（ＤＣ）オフセットの存在下で(in the presence of)、シンボルデコーダへのＩ及びＱ入力の信号マップを図示する。
図３は、ＤＣコンポーネント減算器を組込んでいる受信機のブロック図を示す。] 図１ 図２Ａ 図２Ｂ 図３
詳細な説明

[0003] 図１は、無線データ通信システム１０のブロック図であり、そしてそれは送信機１２と受信機１４を含む。送信機１２では、ユーザ１６がマイクロホン１８に向かって話すと、それは、ユーザのボイスの音響エネルギーを、リアルタイム電圧波形２０を有するアナログ電子信号へと変換する。示された例がユーザのボイスの変換された音響エネルギーの点から説明されているが、送信機１２のオペレーションは、他のタイプの信号に関しても、同じ、あるいは実質的に同じである。適切な修正を用いて、下記で説明される受信機に加え、送信機１２はまた、デジタル信号を送信し受信するために使用されることができ、アナログ実施形態は、単なる例として示されている。] 図１
[0004] アナログ実施形態を再度参照すると、サンプラ２２は、サンプリングされた波形２４を提供するために、ディスクリート電子信号へと、アナログ電子信号を変換する。量子化器２６は、ディスクリート電子信号をパルス振幅変調電圧へと量子化しており、サンプリングされた波形の量子化された波形バージョン２８を表わす。エンコーダ３０は、量子化されたディスクリート電子信号を、例えば８ビットワード、すなわちオクテット、のストリーム３２によって表されるビットのストリング(a string of bits)に、符号化する。オクテットは、シンボル符号化スキームにしたがって、シンボルエンコーダ３４によって符号化される。したがって、例えば、シンボルエンコーダ３４は、２ビットシンボルのストリームを提供するために、各オクテットの各連続２ビットを符号化する。]
[0005] シンボルエンコーダ３４によって生成されたシンボルは、ＩｃｏｍｐｏｎｅｎｔベクトルおよびＱｃｏｍｐｏｎｅｎｔベクトルの値を表わし、それらのベクトルの和は、定義された信号スキームの下で適切な値をもたらす。Ｉｃｏｍｐｏｎｅｎｔベクトルは、変調された「同相」（Ｉ）信号を生成するためにオシレータ４０によって作られた第１の正弦波で、乗算器３８において乗算される。他方で、Ｑｃｏｍｐｏｎｅｎｔベクトルは、変調された「直角位相」（Ｑ）信号を生成するために、９０度移相器４４で９０度シフトされたオシレータ４０により生成された第２の正弦波によって、乗算器４２において乗算される。Ｉ及びＱ変調された信号は、合成信号を生成するためにオシレータ４０によって生成される正弦波と一緒に加算器４６によって追加され、そして合成信号は、キャリア正弦波を変調するためにモジュレータ４８によって受信される。モジュレータ４８は、オシレータ５０及び乗算器５２を含んでおり、そして乗算器は、変調されたキャリア信号を生成するために合成及びオシレータ信号を乗算し、そして変調されたキャリア信号は、アンテナ５４によって送信される。]
[0006] 受信機１４では、送信された信号は、アンテナ６０によって受信され、そしてそれは、低雑音アンプ（ＬＮＡ）６２に受信信号を提供し(feeds)、その出力は、デモジュレータとしても知られているミキサ６４に接続される。ミキサ６４は、回線７０と回線７２上で直角出力信号を生成するために配置された乗算器６６とオシレータ６８を含む。回線７０及び回線７２上の信号は、フィルタ及び自動利得制御ユニット(a filter and automatic gain control unit)（ＡＧＣ）７４に接続される。フィルタおよびＡＧＣユニット７４は、比較的一定の出力信号レベルを維持するために、アンテナ６０を介して受信される変調キャリアの強度の関数(a function of the strength of the modulated carrier)として、ＡＧＣ７４からの出力信号に対して適用された利得を自動的に調整する。]
[0007] フィルタ及びＡＧＣユニット７４からの直角出力信号は、シンボルデモジュレータ７６に、下記で詳細に説明されているように、減算器８０を通じて接続されており、そしてシンボルデモジュレータ７６は、Ｉｃｏｍｐｏｎｅｎｔベクトル信号とＱｃｏｍｐｏｎｅｎｔベクトル信号の受信された値をそれぞれ表す、同相（Ｉ）信号及び直角位相（Ｑ）信号の両方を生成するために、受信信号の自動利得制御されたバージョンを復調する。その後で、シンボルデコーダ７８は、直角位相シフトキーイングされる（ＱＰＳＫ）デコーダであってもよく、再構築されたオクテットワードのストリームにおいて復号された連続シンボルビットを生成するためにＩｃｏｍｐｏｎｅｎｔ及びＱｃｏｍｐｏｎｅｎｔのベクトルの２ビット値を使用する。その後で、再構築されたオクテットワードは、Ｄ／Ａコンバータ７９に受け渡され、そしてそれは、スピーカー８１によって音響エネルギーへと変換されるアナログ電子信号を出力する。デジタル信号を処理する際に、信号デコーダからの出力は、Ｄ／Ａコンバータ８０を必要とすることなく、別々に処理されることができる。]
[0008] 図２ａをさらに参照すると、「理想の(ideal)」あるいは理論上のシステムにおいて、シンボルデコーダ７６に対するＩ及びＱ入力のマップが示されている。理想的なシステムでは、ＩコンポーネントとＱコンポーネントの両方は、シンボルデコーダ７８によって常に正確に検出される。例えば、示された例では、それぞれのＩ値及びＱ値「０」、「１」は、「０１」として適切に復号される。]
[0009] しかし、実際の物理的なシステムでは、図２ｂで示される信号マップの例は、減算器８０のシステムを使用することなく、変則(irregularities)は、ＩコンポーネントとＱコンポーネントのいずれかあるいは両方上で、直流（ＤＣ）オフセット電圧を起こす(give rise to)。ＩおよびＱ値の値にＤＣオフセットを含ませうる要因は、受信機システムにおけるコンポーネント及び回路のアンバランス及び設計に加えて、例えば、受信信号の信号強度の雑音及び変動の存在を含む。さらに、ＡＧＣ７４の影響により、ＤＣオフセットは、時間と共に変わる傾向があるであろう。そのような時間変更するＤＣオフセット(time-varying DC offsets)は、補償することが難しい可能性がある。]
[0010] シンボルデコーダ７８が受信シンボルを正しく復号するためにそれぞれのＩコンポーネントとＱコンポーネントの検出された電圧の正弦及び大きさの両方に依存する限りにおいて、ＤＣオフセット電圧の存在は、受信シンボルを不正確に復号するシンボルデコーダ７８をもたらす可能性がある。示された例では、例えば、図２ａで示されているそれぞれのＩ及びＱの値、「０」、「１」は、「００」として、誤って検出されており、図２ｂで示されている。]
[0011] しかしながら、受信信号において存在することができるＤＣオフセットは、参照がさらにされ、減算器８０の使用及び図３のブロック図で図示される方法を通じて、ＡＧＣ７４がそのようなＤＣオフセットを時間と共に（over time）変更させるかどうかに関わらず、実質的に減らされるあるいは削除されることができる。] 図３
[0012] 減算器８０は、システム１０の受信機部分において、フィルタ＆ＡＧＣ７４と、シンボルデモジュレータ７６及びシンボルデコーダ７８と、の間に設置されている（シンボルデモジュレータ７６及びシンボルデコーダ７８は、１つのブロック９６として、便宜上表されている）。簡潔に言えば、減算器８０では、ＩコンポーネントとＱコンポーネントの両方のＤＣオフセットの時間平均値は、シンボルデコーディングが実行される前に、実質的には取り除かれる(removed)あるいは削除される(eliminated)。]
[0013] 減算器８０において、回線８２上で復調された同相Ｉｃｏｍｐｏｎｅｎｔ信号は、ＩｃｏｍｐｏｎｅｎｔＤＣ推定器８８へと供給される。ＤＣ推定器８８は、例えば低パスフィルタリング技術あるいは同様なものを通じて、Ｉｃｏｍｐｏｎｅｎｔ信号における、瞬間のＤＣレベル(instantaneous DC level)を決定する。ＩｃｏｍｐｏｎｅｎｔＤＣ推定器８８の出力は、ＩｃｏｍｐｏｎｅｎｔＤＣ平均器９０に供給されており、そしてそれは、そのＤＣ入力の時間平均を計算する。平均は、計算され、周期的に更新されることができる。]
[0014] 一実施形態では、平均は、IｃｏｍｐｏｎｅｎｔＤＣ推定器８８の新しい出力値が利用可能になるときにはいつでも、平均は更新されることができる。本明細書においては、また請求項においては、このような平均は「移動平均(moving average)」と名付けられる。移動平均を計算するＤＣ平均器は「移動平均モード(moving average mode)」にあると名付けられている。移動平均は、予め決定された数の値にわたって出力されるIｃｏｍｐｏｎｅｎｔＤＣ推定器８８の平均として計算されることができる。]
[0015] 代替の実施形態では、平均は、予め決定された時間インターバルごとに一度(once every predetermined time interval)更新されることができる。本明細書においては、また特許請求の範囲においては、このような平均は「ランニング平均(running average)」と名付けられている。ランニング平均を計算するＤＣ平均器は、「ランニング平均モード(running average mode)」にあると名付けられる。ランニング平均は、予め決定された時間インターバルにわたってIｃｏｍｐｏｎｅｎｔＤＣ推定器８８の平均として計算されることができる。例えば、予め決定された時間インターバルは、複数のＤＣ推定器出力値を包含することができる。]
[0016] 代替の実施形態では、平均は、別の平均技術によって計算されることができる。]
[0017] 本開示によると、ＤＣ平均器９０は、Ｉｃｏｍｐｏｎｅｎｔ信号におけるＤＣオフセットが不連続で変更することが期待される場合には、移動平均モードからランニング平均モードへと切り替わることができ、逆もまた然りである。一実施形態では、ＩｃｏｍｐｏｎｅｎｔＤＣ平均器９０は、受信機のオペレーティングモードに基づいて、移動平均モードとランニング平均モードとの間で切り替わることができる。例えば、受信機のオペレーティングモードが周波数ホップモードにある場合には、ＤＣ平均器９０は、ランニング平均モードで動作するように構成されることができる。ランニング平均モードの予め決定された時間期間は、単独周波数ホップに対応するＤＣ推定値のみが一緒に平均されるように、構成されることができる。対照的に、受信機のオペレーティングモードが非周波数ホップモードである場合には、ＤＣ平均器９０は、移動平均モードで動作するように構成されることができる。]
[0018] ＩｃｏｍｐｏｎｅｎｔＤＣ平均器９０の出力は、ＤＣコンポーネント減算器８６へと供給され、そしてそれは、回線８２上で、復調された同相Ｉｃｏｍｐｏｎｅｎｔ信号から時間平均ＤＣコンポーネントを差し引く。ＤＣコンポーネント減算器８６の出力Ｉ’ｃｏｍｐｏｎｅｎｔは、実質的には取り除かれたそこに含まれうるいずれのＤＣオフセットを有しているＩｃｏｍｐｏｎｅｎｔ値を表しており、シンボルデモジュレータ及びデコーダ９６に提供される。]
[0019] 同時に、直角信号チャンネルにおいて、回線９８上で復調された直角位相Ｑｃｏｍｐｏｎｅｎｔ信号は、ＱｃｏｍｐｏｎｅｎｔＤＣ推定器１０４へと供給される。ＤＣ推定器１０４は、ＩｃｏｍｐｏｎｅｎｔＤＣ推定器８８に関して上記で説明される技術を使用して、Ｑｃｏｍｐｏｎｅｎｔ信号における瞬間のＤＣレベルを決定する。ＱｃｏｍｐｏｎｅｎｔＤＣ推定器１０４の出力は、ＱｃｏｍｐｏｎｅｎｔＤＣ平均器１０６へと供給されており、そしてそれは、例えばＩｃｏｍｐｏｎｅｎｔＤＣ平均器９０に関して上記で説明される技術を使用して、そのＤＣ入力の時間平均を計算する。]
[0020] ＱｃｏｍｐｏｎｅｎｔＤＣ平均器１０６の出力は、ＤＣコンポーネント減算器１０２へ供給され、そしてそれは、回線９８上で復調された直角位相Ｑｃｏｍｐｏｎｅｎｔ信号から時間平均されたＤＣコンポーネントを差し引く。ＤＣコンポーネント減算器１０２の出力Ｑ’ｃｏｍｐｏｎｅｎｔは、実質的には取り除かれたそこに含まれうるいずれのＤＣオフセットを有しているＱｃｏｍｐｏｎｅｎｔ値を表しており、シンボルデモジュレータ及びデコーダ９６へと提供される。]
[0021] 上記のブロック図、グラフ、あるいは例で説明された、システム、機能、および、オペレーションは、ハードウェア、ソフトウェア、ファームウェア、あるいはそれらの組み合わせで、個々にあるいは集合的にインプリメントされることができる。例えば、機能は、コンピュータ上で実行する１つまたは複数のコンピュータプログラム、コンピュータシステム、１つまたは複数のコントローラ（例、マイクロコントローラ）、１つまたは複数のプロセッサ（例、マイクロプロセッサ）、あるいは、それらのいずれの組み合わせ、として、特定用途向け集積回路（ＡＳＩＣｓ）、標準的な集積回路、においてインプリメントされることができる。さらに、本発明のプロセス、方法、あるいは技術は、様々な形のプログラムプロダクトとして供給されることができ、例えば、デジタル記憶媒体(digital storage medium)あるいは同様なものにおいて組み込まれることができる。]

权利要求:

請求項1
通信システムにおいて使用するための装置であって、前記装置は、入力信号を受信し、前記入力信号のＤＣレベルの推定値を生成するＤＣ推定器と；前記推定値を受信しＤＣ平均を生成するＤＣ平均器と、なお、前記ＤＣ平均は、前記推定値の移動平均あるいは、前記推定値のランニング平均から選択可能である；前記入力信号から前記ＤＣ平均を減算する減算器ユニットと；を備える装置。
請求項2
前記ＤＣ平均器は、前記受信機のオペレーティングモードに基づいて移動平均あるいはランニング平均から選択するように構成されている、請求項１に記載の装置。
請求項3
前記ＤＣ平均器は、前記受信機が周波数ホップモードにある場合には移動平均を選択するように構成されており、前記ＤＣ平均器は、前記受信機が周波数ホップモードにない場合にはランニング平均を選択するようにさらに構成されている、請求項２に記載の装置。
請求項4
前記入力信号は、同相（Ｉ）コンポーネントと直角位相（Ｑ）コンポーネントとを備えており、前記ＤＣ推定器は、前記ＩコンポーネントとＱコンポーネントのそれぞれについての推定値を生成するように構成されており、前記ＤＣ平均器は、前記ＩコンポーネントとＱコンポーネントのそれぞれについて生成された前記推定値についてのＤＣ平均を生成するように構成されており、前記減算器ユニットは、前記ＩコンポーネントとＱコンポーネントのそれぞれからＤＣ平均を減算するように構成されている、請求項３に記載の装置。
請求項5
訂正されていない変調合成信号を受信し、利得訂正を提供し、前記デモジュレータに対し、対応する利得訂正された変調合成信号を出力する、自動利得訂正ユニットと、前記減算器ユニットから前記復調されたコンポーネント出力を受信し、対応する複数のシンボルビットを出力する、シンボルデコーダと、をさらに備えている請求項３に記載の装置。
請求項6
前記装置は、無線通信システムにおけるハンドセットであり、前記自動利得訂正ユニットに対し無線信号を通信するアンテナと、前記シンボルデコーダからの前記複数のシンボルビット出力を、対応するアナログ信号へと変換するコンバータユニットと、前記コンバータユニットからの前記アナログ信号を音響信号へと変換するためのトランスデューサと、をさらに備えている請求項５に記載の装置。
請求項7
前記装置は、ハンドセットにおいて使用するように適応された集積回路であり、前記自動利得訂正ユニットに対し無線信号を通信するアンテナと、前記シンボルデコーダからの前記複数のシンボルビット出力を、対応するアナログ信号へと変換するコンバータユニットと、前記コンバータユニットからの前記アナログ信号を、音響信号へと変換するためのトランスデューサと、をさらに備えている請求項５に記載の装置。
請求項8
前記通信システムは、前記アンテナに対して前記無線信号を送信する送信機をさらに備えている、請求項７に記載の装置。
請求項9
前記装置は、前記通信システム内で動作するように構成されたハンドセットにおいて実行可能なコードを実行しているプログラマブルマイクロプロセッサである、請求項３に記載の装置。
請求項10
前記訂正されていない変調合成信号は、直角位相シフトキーイング信号である、請求項３に記載の装置。
請求項11
通信システムにおいて使用するための方法であって、前記方法は、入力信号を受信し、ＤＣ推定器を使用して前記入力信号のＤＣレベルの推定値を生成することと；ＤＣ平均を生成するためにＤＣ平均器を使用して前記推定値を受信することと、なお、前記ＤＣ平均は、前記推定値の移動平均と前記推定値のランニング平均から選択可能である；前記入力信号から前記ＤＣ平均を減算することと；を備えている、方法。
請求項12
前記受信機のオペレーティングモードに基づいて移動平均あるいはランニング平均から選択すること、をさらに備えている請求項１１に記載の方法。
請求項13
前記受信機が周波数ホップモードにある場合には移動平均を選択することと、前記受信機が周波数ホップモードにない場合にはランニング平均を選択することと、をさらに備えている請求項１２に記載の方法。
請求項14
前記入力信号は、同相（Ｉ）コンポーネントと直角位相（Ｑ）コンポーネントとを備えており、前記ＤＣ推定器は、前記ＩコンポーネントとＱコンポーネントのそれぞれについての推定値を生成するように構成されており、前記ＤＣ平均器は、前記ＩコンポーネントとＱコンポーネントのそれぞれについて生成された前記推定値についてＤＣ平均を生成するように構成されており、前記減算することは、前記ＩコンポーネントとＱコンポーネントのそれぞれからＤＣ平均を減算するように構成されている、請求項１３に記載の方法。
請求項15
訂正されていない変調合成信号を受信し、利得訂正を提供し、前記入力信号として対応する利得訂正された変調合成信号を出力することと、前記減算の前記出力をシンボル復調することと、をさらに備えている請求項１３に記載の方法。
請求項16
前記復調されたシンボルを復号することと、前記復号されたシンボルを、対応するアナログ信号へと変換することと、前記コンバータユニットからの前記アナログ信号を、音響信号へと変換することと、をさらに備えている請求項１５に記載の方法。
請求項17
通信システムにおいて使用するための装置であって、前記装置は、入力信号を受信し、前記入力信号のＤＣレベルの推定値を生成するためのＤＣ推定器手段と；ＤＣ平均を生成するために前記推定値を受信するためのＤＣ平均器手段と、なお、前記ＤＣ平均は、前記推定値の移動平均あるいは前記推定値のランニング平均から選択可能である；前記入力信号から前記ＤＣ平均を減算するための減算器手段と；を備えている装置。
請求項18
前記受信機のオペレーティングモードに基づいて移動平均あるいはランニング平均から選択するための手段、をさらに備えている請求項１７に記載の装置。
請求項19
前記受信機が周波数ホップモードにある場合には移動平均を選択し、前記受信機が周波数ホップモードにない場合にはランニング平均を選択するための手段、をさらに備えている請求項１８に記載の装置。
請求項20
前記入力信号は、同相（Ｉ）コンポーネントと直角位相（Ｑ）コンポーネントとを備えており、前記ＤＣ推定器手段は、前記ＩコンポーネントとＱコンポーネントのそれぞれについての推定値を生成するように構成されており、前記ＤＣ平均器手段は、前記ＩコンポーネントとＱコンポーネントのそれぞれについて生成された前記推定値についてのＤＣ平均を生成するように構成されており、前記減算器手段は、前記ＩコンポーネントとＱコンポーネントのそれぞれからＤＣ平均を減算することを備えている、請求項１９に記載の装置。
請求項21
訂正されていない変調合成信号を受信し、利得訂正を提供し、前記入力信号として対応する利得訂正された変調合成信号を出力するための手段と、前記減算の前記出力をシンボル復調するための手段と、をさらに備えている請求項１９に記載の装置。
請求項22
前記復調されたシンボルを復号するための手段と、前記復号されたシンボルを、対応するアナログ信号へと変換するための手段と、前記コンバータユニットからの前記アナログ信号を、音響信号へと変換するための手段と、をさらに備えている請求項２１に記載の装置。
請求項23
前記通信システムは、前記アンテナに対して前記無線信号を送信する送信機をさらに備えている、請求項１９に記載の装置。
請求項24
前記装置は、前記通信システム内で動作するように構成されたハンドセットにおいて実行可能なコードを実行しているプログラマブルマイクロプロセッサである、請求項１９に記載の装置。
請求項25
前記訂正されていない変調合成信号は、直角位相シフトキーイング信号である、請求項１９に記載の装置。